575GHzGPS下变频器，是为GPS接收机应用设计的。其双变频设计是用公司的低成本高性能MOSAIC3硅双极工艺实现的。片上除混频器外，还集成有VCO（压控振荡器）、PLL（锁相环）和环滤波器，其功能框图示于图1。其输出IF通常为9。SMHz，最小变频增益为65dB，SV工作，典型耗电50mA，封装为低成本表面贴装TQFP一48。　　应用连线图见图下面简介其应用考虑。设计方法MRFIC巧02设计是标准的双下变频器配置，用一个集成频率锁相环，构成两个本机振荡器和缓冲器，为数字相关器和分样器产生取样时钟。L波段VCO的有源器件也集成在芯片上。该芯片是用MOSAIC3（Motorola氧化物自校准集成电路第3代）硅双极工艺设计的。围25dB一40dB。可把增益控制引脚接地以提供放大器最大增益输出。假若基带设计用数字信号处理器芯片中的多位A/D变换器，则可用该放大器控制A/D变I换器的输入。放大器有一个外部旁路电容器，电容器大小应为0。01林F量级，它应放置在靠近封装引脚处。第二混频器设计也是GilertCeU配置。　　混频器和第2工F放大器之间的接口是差分式，这可增加抗扰性。差分接口也连到片外，这样在混频器输出和放大器输入之间可并行增加另外的滤波。此滤波主要是为减少进入最后级IF放大器的LO泄漏量，在差分引脚间接3。gpF电容。IF电路的电源引脚应该与其他芯片电源隔离，以便减少祸合量。建议用47pF和0。01林F并联电容器旁路电源到地，并尽可能靠近引脚。第ZIF放大器输出是500，带宽士5。OMHz.　信号在数字化之前必需滤波，以限制进入A/D变换器的噪声。电路考虑到MRFIC1502的RF输入内部匹配到500。因此，输入只需要AC祸合。放大器的输出直接馈入第l混频器。此混频器是有源GilbertCell配置。混频器输出连接到片外，便于对不希望混频器分量的滤波。放大器和混频器有它们自己的Vcc电源（引脚42），这是为了减少对其他电路的祸合量。在该电源引脚有两个旁路电容器，一个用于高频分量滤波，另一个用干较低频率分量的滤波。　　这两个电容器应尽可能靠近偏置引脚以减少通路中的电感。电容器接地也应该尽可能靠近IC的地，经过地平板更好。第1混频器的输出阻抗是500，而第IIF放大器的输入阻抗是IKO。用所设计的一个滤波电路（在第2LO频率）限制LO泄漏量进人高增益第IIF放大器。第IIF放大器是可变增益放大器，其增益控制范vco谐振器设计压控振荡器（VCO）电路设计的布局是整个电路布局中最灵敏的。　　在MRFIC1502中集成有有源器件和偏置电阻器。外设电路由下列元件组成：电源去祸、用于集成电源特级滤波器的电容器、谐振器和频率调谐元件、有源器件发射极上的旁路电容器。VCO电源与PLL电路的其余部分隔离，以减少噪声量，此噪声可导致VCO中的频率/相位噪声。应该用22林H电感器（串联）和27pF、001林F电容器（并联）对电源滤波。片上电源滤波器需要2个片外电容器来滤波电源。在滤波器输入（引脚8）和输出（引脚10）端的电容器是1。　0林F，输出也有一个高频旁路电容器。输入电容器应该不小于1。0林F，以确保电源滤波器的稳定度。　O96MHz信号用于相位检测器。相位检测器基准输入的输入灵敏度为4oomV：P（最小）和2。5V即（最大）。环滤波器设计是标准运放环滤波器，是一种2阶环滤波器。与环滤波器和VCO有关的分离元件的布线对锁相环的性能是至关重要的。应小心布置从滤波器输出到变容器管的VCO控制电压走线。40分频输出经时钟变换器缓冲，时钟变换器变换低电平正弦波为TTL电平方波。缓冲器的负载是高的，所以，在输出（最大1。OKO负载与40pF并联）端的峰值电流可高达50mA。声明：本文为转载类文章，如涉及版权问题，请及时联系我们删除（QQ: 229085487），不便之处，敬请谅解！